

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ

(12)

РЕСПУБЛИКА БЕЛАРУСЬ



НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ

(19) ВУ (11) 10531

(13) С1

(46) 2008.04.30

(51) МПК (2006)

G 06F 7/38

(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ УНИТАРНЫХ КОДОВ ПО МОДУЛЮ ПЯТЬ

(21) Номер заявки: а 20060783

(22) 2006.07.26

(43) 2007.02.28

(71) Заявитель: Белорусский государственный университет (ВУ)

(72) Авторы: Супрун Валерий Павлович;
Седун Андрей Максимович (ВУ)

(73) Патентообладатель: Белорусский государственный университет (ВУ)

(56) ВУ 7943 С1, 2006.

ВУ 1300 С1, 1996.


ВУ 3299 С1, 2000.

RU 2181904 С1, 2002.

SU 1644131 А1, 1991.

(57)

Устройство для умножения унитарных кодов по модулю пять, содержащее первый элемент ИЛИ, выход которого соединен с выходом "равно нулю" устройства, отличающееся тем, что i -й, где $i = 1, 2$, вход первого элемента ИЛИ соединен с входом "равно нулю" i -го операнда; содержит шестнадцать элементов И, второй, третий, четвертый и пятый элементы ИЛИ, выход j -го, где $j = 2, 3, 4, 5$, из которых соединен с выходом "равно $j-1$ " устройства, а k -й, где $k = 1, 2, 3, 4$, вход j -го элемента ИЛИ соединен с выходом $(4(j-2) + k)$ -го элемента И, вход "равно единице" первого операнда соединен с первыми входами первого, пятого, девятого и четырнадцатого элементов И, вход "равно двум" первого



ВУ 10531 С1 2008.04.30

ВУ 10531 С1 2008.04.30

операнда соединен с первыми входами второго, шестого, одиннадцатого и тринадцатого элементов И, вход "равно трем" первого операнда соединен с первыми входами третьего, седьмого, десятого и шестнадцатого элементов И, вход "равно четырем" первого операнда соединен с первыми входами четвертого, восьмого, двенадцатого и пятнадцатого элементов И, вход "равно единице" второго операнда соединен со вторыми входами первого, шестого, десятого и пятнадцатого элементов И, вход "равно двум" второго операнда соединен со вторыми входами третьего, пятого, двенадцатого и тринадцатого элементов И, вход "равно трем" второго операнда соединен со вторыми входами второго, восьмого, девятого и шестнадцатого элементов И, вход "равно четырем" второго операнда соединен со вторыми входами четвертого, седьмого, одиннадцатого и четырнадцатого элементов И.

Изобретение относится к области вычислительной техники и микроэлектроники и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов.

Известно устройство для умножения по модулю пять, которое содержит восемь элементов И, три мажоритарных элемента с порогом три, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ, шесть входов и три выхода [1].

Недостатком устройства является невозможность выполнения операции умножения по модулю пять в унитарных кодах.

Наиболее близким по конструкции и функциональным возможностям техническим решением к предлагаемому является устройство для умножения по модулю пять, которое содержит семь элементов РАВНОЗНАЧНОСТЬ, два элемента ИЛИ, элемент СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, шесть входов и три выхода [2].

Недостатком известного устройства являются низкие функциональные возможности, поскольку данное устройство не предназначено для выполнения операции умножения унитарных кодов по модулю пять.

Изобретение направлено на решение технической задачи расширения функциональных возможностей устройства для умножения по модулю пять за счет реализации операции умножения унитарных кодов по модулю пять.

Устройство для умножения унитарных кодов по модулю пять содержит первый элемент ИЛИ, выход которого соединен с выходом "равно нулю" устройства. В отличие от прототипа i -й ($i = 1, 2$) вход первого элемента ИЛИ соединен с входом "равно нулю" i -го операнда, а устройство дополнительно содержит шестнадцать элементов И, второй, третий, четвертый и пятый элементы ИЛИ, выход j -го ($j = 2, 3, 4, 5$) из которых соединен с выходом "равно $j-1$ " устройства, а k -й ($k = 1, 2, 3, 4$) вход j -го элемента ИЛИ соединен с выходом $(4(j-2) + k)$ -го элемента И. Вход "равно единице" первого операнда соединен с первыми входами первого, пятого, девятого и четырнадцатого элементов И. Вход "равно двум" первого операнда соединен с первыми входами второго, шестого, одиннадцатого и тринадцатого элементов И. Вход "равно трем" первого операнда соединен с первыми входами третьего, седьмого, десятого и шестнадцатого элементов И. Вход "равно четырем" первого операнда соединен с первыми входами четвертого, восьмого, двенадцатого и пятнадцатого элементов И. Вход "равно единице" второго операнда соединен со вторыми входами первого, шестого, десятого и пятнадцатого элементов И. Вход "равно двум" второго операнда соединен со вторыми входами третьего, пятого, двенадцатого и тринадцатого элементов И. Вход "равно трем" второго операнда соединен со вторыми входами второго, восьмого, девятого и шестнадцатого элементов И. Вход "равно четырем" второго операнда соединен со вторыми входами четвертого, седьмого, одиннадцатого и четырнадцатого элементов И.

BY 10531 C1 2008.04.30

Основной технической результат изобретения заключается в расширении функциональных возможностей устройства для умножения по модулю пять за счет реализации операции умножения унитарных кодов по модулю пять. Названный технический результат достигается путем введения в логическую схему устройства новых логических элементов (элементов И), а также изменения межсоединений логических элементов в схеме устройства-прототипа.

На чертеже (фигура) представлена схема устройства для умножения унитарных кодов по модулю пять, а его работа описывается таблицей истинности (таблица).

**Устройство для умножения унитарных кодов
по модулю пять**

Двоичный код первого операнда А					Двоичный код второго операнда В					Двоичный код результата S				
a ₀	a ₁	a ₂	a ₃	a ₄	b ₀	b ₁	b ₂	b ₃	b ₄	s ₀	s ₁	s ₂	s ₃	s ₄
22	24	26	28	30	23	25	27	29	31	32	33	34	35	36
1	0	0	0	0	1	0	0	0	0	1	0	0	0	0
1	0	0	0	0	0	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	1	0	0	0	0
1	0	0	0	0	0	0	0	1	0	1	0	0	0	0
1	0	0	0	0	0	0	0	0	1	1	0	0	0	0
0	1	0	0	0	1	0	0	0	0	1	0	0	0	0
0	1	0	0	0	0	1	0	0	0	0	1	0	0	0
0	1	0	0	0	0	0	1	0	0	0	0	1	0	0
0	1	0	0	0	0	0	0	1	0	0	0	0	1	0
0	1	0	0	0	0	0	0	0	1	0	0	0	0	1
0	0	1	0	0	1	0	0	0	0	1	0	0	0	0
0	0	1	0	0	0	1	0	0	0	0	0	1	0	0
0	0	1	0	0	0	0	1	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	1	0	0	1	0	0	0
0	0	1	0	0	0	0	0	0	1	0	0	0	1	0
0	0	0	1	0	1	0	0	0	0	1	0	0	0	0
0	0	0	1	0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	1	0	0	0	1	0	0	0
0	0	0	1	0	0	0	0	1	0	0	0	0	0	1
0	0	0	1	0	0	0	0	0	1	0	0	1	0	0
0	0	0	0	1	1	0	0	0	0	1	0	0	0	0
0	0	0	0	1	0	1	0	0	0	0	0	0	0	1
0	0	0	0	1	0	0	1	0	0	0	0	0	1	0
0	0	0	0	1	0	0	0	1	0	0	0	1	0	0
0	0	0	0	1	0	0	0	0	1	0	1	0	0	0

Устройство для умножения унитарных кодов по модулю пять содержит шестнадцать элементов И 1,2, ...,16, пять элементов ИЛИ 17, 18, ..., 21, десять входов 22, 23, ...,31 и пять выходов 32, 33, ..., 36.

Устройство для умножения унитарных кодов по модулю пять, предназначенное для выполнения операции умножения $A * B = S \pmod{5}$, работает следующим образом. На входы устройства 22, 24, 26, 28, 30 поступают разряды "равно нулю", "равно единице", "равно двум", "равно трем" и "равно четырем" первого операнда $A = (a_0, a_1, a_2, a_3, a_4)$, на входы устройства 23, 25, 27, 29, 31 - разряды "равно нулю", "равно единице", "равно двум", "равно трем" и "равно четырем" второго операнда $B = (b_0, b_1, b_2, b_3, b_4)$, где $a_0, a_1,$

